Überblick
CPE-BusÜbertragungsprotokoll ist für Hochgeschwindigkeits-, der hohen Auflösung Kodierer oder die lineare Skalazusammenschaltung bestimmt. Die Hauptmerkmale des CPE-Busses ist hohe Zuverlässigkeit und bedienungsfreundlich.
CPE-Bus ist der des Porzellans empfohlene nationale Industriestandard (JB/T 11505-2013) für Drehgeber/lineare Skalakommunikation, die durch das China-Ministerium von industriellem u. von Informationen 2014 pulished, CPE-Bus ist ein allgemeiner Standard, der total royality ist u. Patent frei deshalb CPE-Busbenutzer von jeder unangenehmen legalen Belästigung von vorherrschenden Firmen frei sind.
Anwendungen:
- Drehgeber
- Lineare Skalen
- Roboter
- Selbstfahrzeuge
Hauptmerkmale:
- Klein an Größe und niedrige Kosten, sehr leistungsfähiger Gebrauch vom FPGA-Logiktor, nur ungefähr 32.500 Logiktore verwendeten.
- Selbst-Überprüfungen zyklischer Blockprüfung, minimale Bemühung, die höchste Kommunikationszuverlässigkeit zu erzielen.
- Flexible Auslesenkonfiguration, Arbeit für Unterbrechung oder Abrufbetrieb.
- Hohe Datenaktualisierungsrate, 12.5K aktualisiert,/sek.
- Flexible Hardware-Konfiguration, kann es mit CPE_TXD.v für bidirektionale Buskommunikation arbeiten
CPE_RXD.v
CPE_RXD.v ist ein CPE-Buskommunikation ASIC-Modul IP-Kern (Empfängerseite) der durch Easson Measurement Technology Ltd., das entwarf und sich entwickelte der Zweck CPE_RXD.v, ein einfaches zur Verfügung zu stellen ist, nachgewiesene zuverlässige Schnittstellen zu unserem Kunden, ihren CNC-Kontrolleur/Servofahrer zu unseren linearen Skala- oder Drehgeberprodukten anzuschließen.
Easson stellt das CPE_RXD.v im FPGA-Quellenprogramm (Verilog) zur Verfügung, damit unser Kunde es in allen Arten und in allen Marken von FPGA-/CPLDgeräten intergated und eingeführt werden lassen kann, die im Markt mit nur kleiner Bemühung verfügbar sind. Trotz der CPE-Buskommunikation haben Sie Mechanismus zyklischer Blockprüfung, die normale Technik üben ist, solche Protokolle zu haben, die durch serveral unabhängige Module eingeführt werden, die in der Struktur einfach ist.
Jedoch für die Erwägung in der Leichtigkeit der Durchführung und Zahl von den Logiktoren zu verringern, die benutzt werden, wird ein komplettes ModulKonzept des Entwurfes in CPE_RXD.v verwendet, um es sehr einfach und einfach zu machen, in Hardware-System der Kunden zu integrieren.
CPE_RXD.v ist ein erwiesener und überlegener zuverlässiger communicationmodule IP-Kern, das SELBSTüberprüfung zyklischer Blockprüfung haben. Alle Generationen und verifcations zyklischer Blockprüfung werden durch Hardware im Hintergrund ohne irgendeine Beteiligung des Systems CPU getan. Nur die überprüften korrekten Daten erscheinen im Ertrag-Bus- und Ertragbus des STATUS [9:0] DER DATEN [31:0].
CPE_RXD.v liefert zwei Modi der Auslesenoperation, sind sie Unterbrechungsmodus oder Abrufbetrieb. Für langsame Datenrate (Datenrate weniger als 1K/sec), wird Unterbrechungsmodus in den meisten caes bevorzugt. Für hohe Datenrate (Datenrate bis zu 12.5K/sec) scheint Abrufbetrieb, die einzige durchführbare Weise für Datenanzeige zu sein.
Santendiagramm
Für weitere Einzelheiten laden Sie bitte die pdf-Datei herunter: Cpebus rxd.pdf
Ansprechpartner: Tony
Telefon: 86-15820566978
Faxen: 86-756-7511215